در این مقاله یک تقویت کننده عملیاتی دوطبقه با تکنیک بافر جریان سری با خازن میلر برای کاربردهایی با پهنای باند چند صد مگاهرتز طراحی و بهینه سازی شده است. در اینجا برای کاهش سطح سیلیکون اشغالی، خازن جبرانسازی را با خازن ترانزیستوری جایگزین کرده ایم. برای برطرف کردن مشکلات بکارگیری خازن ترانزیستوری از الگوریتم بهینه سازی استفاده شده است و همچنین با استفاده از روش پیشنهادی رابطه تحلیلی از جواب های بهینه شده استخراج نموده ایم. روابط بدست آمده نشان می دهد که در بهترین حالت چه مصالحه ای بین حاشیه فاز، توان مصرفی و پهنای باند بهره-واحد وجود دارد. با توجه به امکانات موجود در تراشه، این روابط به طراح کمک می کند بهینه ترین طراحی را برای تقویت کننده عملیاتی داشته باشد. تقویت کننده دوطبقه طراحی شده به روش جبرانسازی میلر با بافر جریان و با تکنولوژی 0. 18 میکرومتر طراحی شده است. این تقویت کننده دارای بار خازنی به اندازه 1 پیکوفاراد می باشد، بهره ای فرکانس پایین آن بیش از 70 دسی بل، پهنای باند بهره-واحد 680 مگاهرتز، حاشیه فاز 65 درجه و آهنگ گردش آن350 V/µ s است. این درحالی است که اندازه توان مصرفی برابر با 900 میکرو وات و ولتاژ تغذیه 8/1 ولت می باشد. با استفاده از این روش بهبود 34 درصد در پهنای باند حاصل شده است و همچنین اندازه خازن جبران سازی را می توان تقریبا به یک سوم کاهش داد.

در این مقاله طراحی های نوین سریع و کم مصرف برای شبکه های میان ارتباطی با استفاده از منطق چند مقداری در مد ولتاژ ارائه شده است. در مقایسه با شبکه های میان ارتباطی امروزی، در طراحی های ارائه شده دو و سه عنصر پردازشی می توانند در یک زمان و بر روی یک خط با هم به تبادل داده بپردازند. در طراحی های ارائه شده از عناصر ساده مانند MOSCAPs استفاده شده است و در نتیجه از اشغال فضای بسیار کم در تراشه بهره می برد. طراحی های نوین ارائه شده با استفاده از تکنولوژی 180 nm CMOS و 65 nm CMOS شبیه سازی شده و نتایج نشان دهنده افزایش سرعت ارتباطات و کاهش چشمگیر توان مصرفی در مقایسه با بهترین طراحی موجود در مد جریان می باشد. براساس مشخصات زیرآستانه تکنولوژی 180 نانومتر درمقایسه با تکنولوژی 65 نانومتر، میانگین تاخیر ساختارهای پیشنهادی در 180 نانومتر نسبت به تکنولوژی 65 نانومتر کمتر می باشد. با توجه به نتایج شبیه سازی تاخیر و مصرف توان درشبکه میان ارتباطی با دو عنصر پردازشی با استفاده از سیم در مقایسه با ارتباط آنها با استفاده از MOSCAP در تکنولوژی 65nm نشان می دهد که تاخیر از مقدار6-10×500.0126 به مقدار 12-10×159.9667 و همچنین مصرف توان از مقدار9-10×3.422 به مقدار 15-10× 178.1493کاهش یافته است. بدلیل قابلیت ارتباط همزمان از طریق رمز گذاری سطوح ولتاژ در طراحی جدید نیاز به نصف طول سیم در مقایسه با اتصال عناصر پردازشی با سیم می باشد.نتایج این تحقیق می تواند در ارتقا امنیت سامانه های فناوری اطلاعات و ارتباطات، تجهیزات سازمانی و تجاری نسل آینده سیستم های امنیتی مورد استفاده قرار بگیرد.